# (19) 日本国特許庁(JP)

# (12)公表特許公報(A)

# (11)特許出願公表番号 特表2005-524347

# (P2005-524347A) (43) 公表日 平成17年8月11日(2005.8.11)

(51) Int.Cl. <sup>7</sup>	FI		テーマコード(参考)
HO4N 7/30	HO4N 7/133	Z	5CO59
HO3M 7/30	HO3M 7/30	Α	51064

# 審査請求 未請求 予備審査請求 未請求 (全 13 頁)


(21) 出願番号	特願2004-502607 (P2004-502607)	(71) 出題人	501263810
(86) (22) 出題日	平成15年4月14日 (2003.4.14)		トムソン ライセンシング ソシエテ ア
(85) 翻訳文提出日	平成16年12月21日 (2004.12.21)		ノニム
(86) 国際出願番号	PCT/US2003/011398		Thomson Licensing S
(87) 国際公開番号	W02003/094498		. A.
(87) 国際公開日	平成15年11月13日 (2003.11.13)		フランス国、 エフ-92100 プロー
(31) 優先權主張番号	60/377, 061		ニュ ビヤンクール, ケ アルフォンス
(32) 優先日	平成14年5月1日 (2002.5.1)		ル ガロ、 46番地
(33) 優先權主張国	米国 (US)	(74) 代理人	100087321
(31) 優先權主張番号	10/364, 430		弁理士 渡辺 勝徳
(32) 優先日	平成15年2月11日 (2003.2.11)	(74) 代理人	100115864
(33) 優先權主張国	米国 (US)		弁理士 木越 力

最終頁に続く

#### (54) 【発明の名称】面素の輝度に基づく条件付きデブロッキング・フィルタ

# (57) 【要約】

複数のプロック変換係数として画素データをエンコード し、再構成された画素データを生成するためにエンコー ドされたプロック変換係数をデコードするエンコーダ( 100)、デコーダ (200、300)、および対応す る方法(400)が開示される。エンコーダおよび/ま たはデコーダは、予め選択された画素の輝度レベル基準 を満たすプロック・トランジションのみにフィルタをか ける条件付きデブロッキング・フィルタ (140、24 0、340)を備えている。条件付きデブロッキング・ フィルタの方法 (400) は、ブロック・トランジショ ンに隣接する少なくとも1つの第1の画素を受信するス テップ (412) と、前記少なくとも1つの第1の画素 の輝度を示す信号を生成するステップ(414)と、前 記輝度信号を上側輝度閾値と下側輝度閾値の少なくとも 一方と比較するステップ (416、418) と、輝度の 比較に応答してブロック・トランジションにおける前記 第1の画素を含む隣接する画素に条件付きフィルタをか けるステップ (426) とを含んでいる。



30

50

【特許請求の範囲】

【請求項1】

ブロック変換を用いて処理された画素データのデブロッキングのための方法 (400)であって、

ブロック・トランジションに隣接する少なくとも1つの第1の画素を受信するステップ (412)と、

前記少なくとも1つの第1の画素の輝度を示す信号を生成するステップ (414)と、 前記輝度信号を上側輝度開催と下側輝度開催の少なくとも一方と比較するステップ (4 16、418)と、

前記比較に応答して、前記プロック・トランジションにおける前記第1の画案を含む複 10数の隣接する画業に対し、条件付きフィルタをかけるステップ (426)と、を含む、前 気方法。

【請求項2】

前記第1の画素に隣接し、前記プロック・トランジションに対向する側に位置する少なくとも1つの第2の画素を受信するステップ(420)と、

前記第1の画素と前記第2の画素との間の輝度レベル差を測定するステップ (422)と、

前記測定された差に応答して、かけられるデブロッキング・フィルタの強度を選択する ステップ (424) を更に含む、請求項1に記載の方法。

[請求項3]

所定のプロック・トランジションのために、約4つの第1の画案と約4つの第2の画素 が受情され、前記画業が、前記プロック・トランジションに交差するラインに沿って位置 する、請求項2に記載の方法。

【請求項4】

前記下側輝度関値が、約64であり、前記上側輝度関値が、約232である、請求項1 に記載の方法。

【請求項5】

前配条件付きフィルタをかけるステップが、トランジションに隣接する各画業に対して 別個に行われ、前記トランジションにおける全ての画業が、前配上側輝度関値を超えるか 、前記トランジションにおける全での画業が、前記下側輝度関値よりも小さいプロックに 対してのみフィルタをかけることが省略される、請求項1に記載の方法。

【請求項6】

前記第1の圖素を含む複数の隣接する圖素を平均するステップを更に含み、生成される 輝度信号が、前記複数の隣接する画素の平均輝度を示す、請求項1に記載の方法。

【請求項7】

前記トランジションにおける前記画業の平均難度が、前記上側輝度陽低を選えるか、前 記・カンジションにおける前記画業の平均輝度が、前記下側輝度関値よりも小さいプロッ クに対してのみフィルタをかけることが省略される、請求項6に記載の方法。

【請求項8】

前記条件付きフィルタをかけることが、ラインに基づいて行われる、請求項1に記載の 方法。

【請求項9】

前記条件付きフィルタをかけることが、ブロックに基づいて行われる、請求項1に記載の方法。

【請求項10】

前記画素データを複数のブロック変換係数としてエンコードするステップと、

フィードバック・ループ内で前記画素データを条件付きでデプロッキングするステップ とを更に含む、請求項1に記載の方法。

【請求項11】

前記画素データを複数のプロック変換係数からデコードするステップと、

20

30

40

50

フィードバック・ループ内で前配画素データを条件付きでデプロッキングするステップ とを更に含む、請求項1に記載の方法。

### 【請求項12】

前記画素データを複数のブロック変換係数からデコードするステップと、

フィードバック・ループの後に前記画素データを条件付きでデブロッキングするステップとを更に含む、請求項1に記載の方法。

#### 【請求項13】

画素データを複数のプロック変換係数としてエンコードするエンコーダ (100) であって、前記エンコーダが少なくとも1つの画素の輝度レベル関値の条件を満たすブロックトランジションのみにフィルタをかける条件付きデブロッキング・フィルタ (140) を、備えるエンコーダ。

#### 【 請 求 項 1 4 】

前記条件付きデブロッキング・フィルタが、

プロック・トランジションに隣接する少なくとも1つの第1の画素を受信する受信手段

### ۷,

前記少なくとも1つの第1の画素の輝度を示す信号を生成する前記受信手段に応じた信号手段と、

前記輝度信号を上側輝度関値と下側輝度関値の少なくとも一方と比較する前記信号手段に応じた比較手段と、

前配プロック・トランジションにおける第1の画業を含む複数の隣接する画業に対して 条件付きフィルタをかける前配比較手段に応じたフィルタ手段とを含む、請求項13に記 金のエンコーダ。

# 【請求項15】

前記条件付きデブロッキング・フィルタが、

前記第1の画素に隣接し、前記ブロック・トランジションに対向する側に位置する少なくとも1つの第2の画素を受信する第2の受信手段と、

前記第1の画素と前記第2の画素との間の輝度レベル差を測定する測定手段と、

測定された差に応答してかけられるデブロッキング・フィルタの強度を選択するフィル タ強度手段を更に含む、請求項14に記載のエンコーダ。

# 【請求項16】

再構成された面素データを生成するためにエンコードされたプロック変換係数をデコードするデコーダ (200、300)であって、前記デコーダが、少なくとも1つの面素の確度関値の条件を満たすプロック・トランジションのみにフィルタをかける条件付きデブロッキング・フィルタ (240、340)を備えるデコーダ。

# 【請求項17】

前記条件付きデブロッキング・フィルタが、

ブロック・トランジションに隣接する少なくとも1つの第1の画案を受信する受信手段

前記少なくとも1つの第1の画素の輝度を示す信号を生成する前記受信手段に応じた信 号手段と、

前記輝度信号を上側輝度関値と下側輝度関値の少なくとも一方と比較する前記信号手段に応じた比較手段と、

前記プロック・トランジションにおける第1の画素を含む複数の隣接する画素に対して 条件付きフィルタをかける前記比較手段に応じたフィルタ手段とを含む、請求項16に記 数のデコーダ

# 【請求項18】

前記条件付きデブロッキング・フィルタが、

前記第1の画素に隣接し、前記プロック・トランジションに対向する側に位置する少なくとも1つの第2の画素を受信する第2の受信手段と、

前記第1の画素と前記第2の画素との間の輝度レベル差を測定する測定手段と、

20

30

測定された差に応答してかけられるデブロッキング・フィルタの強度を選択するフィル タ強度手段を更に含む、請求項17に記載のデコーダ。

【請求項19】 【請求項20】

前記条件付きデブロッキング・フィルタが、動き補償の間のデブロッキングのためにフ ィードバック・ループ内に位置する、請求項16に記載のデコーダ。

前記条件付きデブロッキング・フィルタが、動き補償の後のデブロッキングのためにフ ィードバック・ループの後に位置する、請求項16に記載のデコーダ。

【発明の詳細な説明】

【技術分野】

[0001]

(関連出願とのクロスリファレンス)

本出願は、2002年5月1日付で出願された「画素の輝度に基づくデブロッキングの 簡略化 (Deblocking Filter Simplification Bas ed On Pixel Brightness)」と題された米国仮出顧第60/37 7061号の利益を主張するものである。

[0002]

本発明は、ビデオ・エンコーダおよびビデオ・デコーダ(エンコーダおよびデコーダを まとめてコーデック(CODEC)と呼ぶ)に関し、特に、デブロッキング・フィルタを 有するビデオ・コーデックに関する。

【背景技術】 [0003]

一般に、ビデオ・データは、ビットストリームの形式で処理され、転送される。一般に ビデオ・エンコーダ(encoder:符号器)は、生データを圧縮するために、離散 コサイン密棒 (DCT:Discrete Cosine Transform) 等のブ ロック変換符号化を行う。一般に、このビデオ・エンコーダに対応するビデオ・デコーダ (decoder:復号器) は、例えば、逆離散コサイン変換 (IDCT: Invers e DCT) 等を行うことにより、ブロック変換を行ってエンコード (符号化) されたビ ット・ストリーム・データをデコード (復号化) する。

[0004]

デブロッキング (deblocking:非プロック化) フィルタは、プロックをベー スとするディジタル・ビデオ圧縮システムと共に使用されることが多い。デブロッキング ・フィルタを圧縮ループ内でかけ、このフィルタをエンコーダとデコーダと双方でかける ようにしてもよい。また、デブロッキング・フィルタを圧縮ループの後、デコーダのみで かけるようにしてもよい。通常、デブロッキング・フィルタは、低域通過フィルタをブロ ック変換符号化(例えば、DCT)および量子化が行われたプロックのエッジ・トランジ ション (edge transition:エッジ遷移) にかけることにより行われる。 デブロッキング・フィルタは、伸長された映像に存在する「ブロック歪(blockin ess: 港際のむら) | として知られるネガティブな視覚的影響を低減させることができ るが、一般に、ビデオ・デコーダおよび/またはビデオ・エンコーダにおいて多量の複雑 40 な計算を行うことが必要となる。

【発明の開示】

[0005]

(発明の概要)

従来技術のこれらの欠点や短所、また、その他の欠点や短所を解決するべく、画素の輝 度 (pixel brightness) に基づく条件付きデブロッキング・フィルタの ためのシステムおよび方法が提供される。

[0006]

複数のブロック変換係数として画素データをエンコードし、再構成された画素データを 生成するためにエンコードされたブロック変換係数をデコードするエンコーダおよびデコ ーダを提供する。エンコーダおよび/またはデコーダは、予め選択された圖素の輝度レベ ル基準を満たすプロック・トランジションのみにフィルタをかける条件付きデブロッキン グ・フィルタを備えている。

# [00071

これらに対応するデブロッキングのための方法は、ブロック・トランジションに隣接す る少なくとも1つの第1の画素を受信するステップと、前記少なくとも1つの第1の画素 の輝度を示す信号を生成するステップと、前記輝度信号を上側輝度閾値と下側輝度閾値の 少なくとも一方と比較するステップと、輝度の比較に応答して、ブロック・トランジショ ンにおける前記第1の画素を含む隣接する画素に条件付きフィルタをかけるステップとを 含んでいる。

# [00008]

本発明のこれらの態様、特徴、および利点、また、その他の態様、特徴、および利点は 、 添付図面を参照しながら例示的な実施の形態についての以下の説明を読むことにより理 解できるであろう。

# 100091

本発明は、例示的な図面に従った画素の輝度に基づく条件付きデブロッキング・フィル タを包含し、開示するものである。

# 【発明を実施するための最良の形態】

# [0010]

一般に、デブロッキング・フィルタを実行するためには、ビデオ・デコーダおよび/ま たはビデオ・エンコーダにおいて、多量の複雑な計算を行うことが必要となる。特定のエ ッジ・トランジション(edge transition)にフィルタをかけるかどうか を決定すること、また、このフィルタ処理を実行するためにどのような特定のフィルタが 使用されるかということは、それぞれ、計算の複雑さや、視覚的に感じられる品質に対し て大きな影響を与えるものである。ブロックをベースとするディジタル・ビデオ圧縮シス テムにおけるデブロッキング・フィルタの実行は、トランジション(transitio n:遷移、変化)における画素の輝度レベルに基づいてプロック・トランジションに低域 通過(ローパス)フィルタをかけるかどうかを決定することにより簡略化する。従って、 トランジションにデブロッキング・フィルタをかけることにより、視覚的に感じられる品 質が改善するようなことがないのであれば、このトランジションに対するデブロッキング ・フィルタを省略することにより、計算の複雑さを低減させることができる。本発明は、 トランジションにおける画素の輝度レベルに基づいて、このトランジションに低域通過フ ィルタまたはデブロッキング・フィルタをかけるかどうかを決定することにより、視覚的 に感じられる品質に大きな影響を与えることなく、デブロッキング・フィルタの計算の複 雑さを低減する。 [0011]

ITU-T (国際電気通信連合 電気通信標準化部門) 勧告H. 263ビデオ圧縮規格 では、処理に使用される特定のデブロッキング・フィルタの強度は、所定のマクロブロッ クをエンコードするのに使用される量子化パラメータに依存している。 提案されている I TU-T物告H. 264 | ISO/IEC (国際標準化機構/国際電気標準会議) 144 96-10 AVC ビデオ圧縮規格 (以下、H. 264/AVCと参照する) では、ト ランジションにフィルタをかけるかどうかや、処理に使用されるフィルタの強度を決定す るのに幾つかのファクター(要因)が使用される。これらのファクターとして、ブロック がイントラ符号化(intra-coded)されたものであるのかまたはインター符号 化 (inter-coded) されたものであるのか、プロック内にゼロでない係数が存 在しているか、エッジ(edge:端部)にかかる各ブロックにおける動きベクトルの差 の度合い、エッジにかかる各画素の値の差の度合いが挙げられる。従来のアプローチでは 、画素自体の輝度の値は、トランジションにフィルタをかけるかどうかや処理に使用され るフィルタの強度を決定するのに考慮されなかった。 [0012]

10

50

以下の説明は、単に、本発明の原理を示すためだけのものにすぎない。従って、当業者 であれば、本願においてはっきりとした説明や図示が存在しない場合であっても、様々な 変更を施して本発明の原理を実施することが可能であり、このような変更が本発明の精神 および範囲に含まれることが理解できるであろう。更に、本明細書中に記載されている例 、条件付きの文言の全ては、基本的に、読者が本発明の原理を理解できるようにするため の、開示を目的としただけのものであることは明らかであり、また、技術の発展に寄与す るような発明者による概念は、このような具体的に記載された例や条件に限定されること なく解釈されるべきである。また、本明細書中の本発明の原理、態様、実施の形態、具体 例の記載の全ては、構造的な均等物、機能的な均等物の双方を包含するように意図されて いる。更に、このような均等物は、現在公知の均等物だけでなく、将来における均等物、 つまり、構造に係わらず、同様の機能を果たすように開発されたものであれば、どのよう な要素をも含むように意図されている。

100131

従って、例えば、当業者であれば、本願のブロック図は、本発明の原則を実施する回路 を示す概念図であることが理解できるであろう。同様に、フローチャート、流れ図、状態 遷移図、擬似コード等は、何れもコンピュータにより読み取り可能な媒体において実質的 に表される様々な処理を示すものであり、コンピュータやプロセッサがはっきりと図示さ れているかどうかに係わらず、コンピュータやプロセッサにより実行されるものである。

図面において示されている様々な要素の機能は、専用のハードウェアにより提供される ものでもよく、適切なソフトウェアに関連付けられ、ソフトウェアを実行することが可能 なハードウェアであってもよい。プロセッサにより機能が提供されるような場合には、単 一の専用プロセッサにより機能が提供されるものでもよく、単一の共有プロセッサにより 機能が提供されるものでもよく、また、複数の別個のプロセッサにより機能が提供される ものでもよく、このうち、幾つかのプロセッサが共有されたものであってもよい。更に、 「プロセッサ」や「コントローラ」の用語を明示的に使用している場合であっても、ソフ トウェアを実行することが可能なハードウェアのみに限定するように解釈されるべきもの ではなく、限定するものではないが、ディジタル信号プロセッサ (DSP) ハードウェア 、ソフトウェアを記憶するための読み出し専用メモリ(ROM)、ランダム・アクセス・ メモリ (RAM) 、更に、不揮発性記憶装置を暗示的に含むものとする。また、他のハー ドウェア、従来型ハードウェアおよび/または一般的なハードウェアも含まれる。同様に 、図面に示す各スイッチは、概念的なものにすぎない。これらのスイッチの機能は、プロ グラム・ロジックの処理により実行されるものでもよく、専用のロジックを介して実行さ れるものでもよく、プログラム制御と専用のロジックとの連携により実行されるものでも よく、更に、マニュアルで実行されるものであってもよく、本明細書の内容に基づいて具 体的な理解を得た発明の実施者が選択的に特定の技術を選択することが可能である。

[0015]

本願の請求の範囲において、特定の機能を実行するための手段として示す要素は、何れ も、この機能を実行するものであれば、どのような方法で実行するものでも包含するよう に意図されており、例えば、a)回路要素を組み合わせて機能を実行するもの、また、b ) いかなる形態のソフトウェアをも包含するように意図されている。従って、ファームウ ェア、マイクロコード等、機能を実行するソフトウェアを実行するための適切な回路を組 み合わせたものも含まれる。このような請求の範囲により定義される発明は、記載された 機々な手段により提供される機能性が組み合わせられ、請求項が要求するようにまとめら れるという事実に基づくものである。従って、出願人は、本願に示すものと同様の機能を 提供する手段はどのようなものであっても均等物であると見做す。

[0016]

図1において、画素の輝度に基づく条件付きインループ・デブロッキング・フィルタ( in-loop deblocking filter)を有する例示的なエンコーダが 、参照符号100により全体的に示されている。エンコーダ100は、ビデオ入力端子1

50

(7)

1.2を備え、ビデオ入力端子1.1.2は、サミング・ブロック (summing bloc k) 114の正の入力と信号通信するように結合されている。また、サミング・ブロック 114は、整数変換を実行して各係数を生成する機能プロック116に結合されている。 ブロック116は、エントロピー符号化を実行して出力ビットストリームを生成するエン トロピー符号化プロック118に結合されている。更に、プロック116は、インループ 細120にスケーリング/逆変棒プロック (scaling and inverse transform) 122で結合されている。ブロック122は、サミング・ブロック 1 2 4 に結合され、また、サミング・ブロック1 2 4 は、イントラ・フレーム予測ブロッ ク (intra-frame prediction block) 126に結合されて いる、イントラ・フレーム予測プロック126は、スイッチ127に切り替え可能に結合 され、スイッチ127は、サミング・ブロック124の第2の入力とサミング・ブロック 114の反転入力に結合されている。

[0017]

サミング・プロック124の出力は、条件付きデブロッキング・フィルタ(condi tional deblocking filter) 140に結合されている。デプロ ッキング・フィルタ140は、フレーム記憶 (frame store) 128に結合さ れている。フレーム記憶128は、動き補償プロック130に結合され、動き補償プロッ ク130は、スイッチ127の第2の代替入力(alternate input)に結 合されている。更に、ビデオ入力端子112は、動きベクトルを生成する動き推定ブロッ ク (motion estimation block) 119に結合されている。デブ ロッキング・フィルタ140は、動き推定プロック119の第2の入力に結合されている 。動き推定プロック119の出力は、動き補償プロック130と共に、エントロピー符号 化プロック118の第2の入力に結合されている。

[0018]

更に、ビデオ入力端子112は、コーダ(符号化)制御ブロック160に結合されてい る。コーダ制御プロック160は、各プロック116、118、119、122、126 130、および140の制御入力に結合され、エンコーダ100の処理を制御するため の制御信号を生成する。

[0019]

図2を参照すると、画素の輝度に基づく条件付きインループ・デブロッキング・フィル タを有する例示的なデコーダが、参照符号200により示されている。デコーダ200は 、入力ビットストリームを受信するためのエントロピー復号化プロック210を備えてい る。復号化プロック210は、インループ部220にスケーリング/逆変換ブロック22 2 で係数を生成するように結合されている。ブロック 2 2 2 は、サミング・ブロック 2 2 4に結合され、サミング・ブロック224は、イントラ・フレーム予測ブロック226に 結合されている。イントラ・フレーム予測プロック226は、切り替え可能にスイッチ2 27に結合され、スイッチ227は、サミング・ブロック224の第2の入力に結合され ている。

[0020]

サミング・ブロック224の出力は、出力画像を生成する条件付きデブロッキング・フ ィルタ240に結合されている。デブロッキング・フィルタ240は、フレーム記憶22 8に結合されている。フレーム記憶228は、動き補償ブロック230に結合され、動き 補償プロック230は、スイッチ227の第2の代替入力に結合されている。更に、エン トロピー復号化プロック210は、動きベクトルを生成するために、動き補償プロック2 30の第2の入力に結合されている。

[0021]

更に、エントロピー復号化プロック210は、入力を生成するために、デコーダ制御ブ ロック262に結合されている。デコーダ制御ブロック262は、各ブロック222、2 26、230、および240の制御入力に結合され、制御信号の通信を行い、デコーダ2 00の処理を制御する。

20

[0022]

図3を参照すると、国素の輝度に基づく条件付き後処理デブロッキング・フィルタを有する例示的なデコーグが、参照符号300により概略的に示されている。デコーダ300は、入力ビットストリームを受信するためのエントロピー復号化プロック3100位、インルーブ部320にスケーリング/逆変換プロック322は、のる。復号化プロック310は、インルーブ部320にスケーリング/逆変換プロック32で係数を生成するように結合されている。ブロック322は、サミング・ブロック324に続きされ、サミング・ブロック324に続きされ、サミング・ブロック324に続きされ、カントラ・フレーム予測プロック326は、切り替え可能にスイッチ327に結合され、スイッチ327は、サミング・ブロック324の第2の入力に結合されている。

[0023]

サキシグ・ブロック324の出力は、出力画像を生成する条件付きデブロッキング・フィルタ340に結合されている。更に、サミング・ブロック324は、フレーム記憶328に結合されている。フレーム記憶328は、動き補償ブロック330に結合され、動き補償ブロック330は、スイッチ327の第2の代替入力に結合されている。更に、エントロビー復号化プロック310は、動きベクトルを生成するために、動き補償ブロック30の第2の入力に結合されている。

[0024]

更に、エントロビー復号化ブロック 3 1 0 は、入力を生成するために、デコーダ制御ブロック 3 6 2 に結合されている。デコーダ制御ブロック 3 6 2 は、各ブロック 3 2 2 、 3 2 6 、 3 3 0、および 3 4 0 の制御入力に結合され、制御信号の通信を行い、デコーダ 3 0 の処理を制御する。

[0025]

図4を参照すると、画素の輝度に応じた例示的なデブロッキング・フィルタの処理が参照符号400により環路的に示されている。処理400は、開始ステップ410を含み、制御が次の入力ステップ412に進むと、ブロック・トランジションに開接する少なくとも1つの第10 画素の受信が行われる。制御が入力ステップ412といるでは、現立と、アンの412を対した。前記少なくとも1つの第10 画素の要を示す信号が生成される。制御が入力ステップ4144から決定ステップ416に進むと、環度信号と上側輝度値との比較が行われる。 実度が上側関値よりり大きい場合には、デブロッキング・フィルタが場合には、財御がステップ416に流動・ 実度が上側関値よりも小さとなく、制御がステップ416に流光が通合には、デブロッ様なりで、フィルタが行われることない、制御がステップを18地を2000を10では、アフロックが行われる。 実度が上側関値よりも小さい場合には、デブロッ様よりも小さくない場合には、ステップ418が機能なステップ420に進み、第1の両素に隣接し、プロットランジションの対向する側に位置する少なくとも1つの第2の両素の受信が行われる。

制御が、420から機能ステップ422に進み、第1の両素と第2の両素との間の輝度 レベルの差の制定が行われる。次に、制御が、ステップ422から機能ステップ424に 進み、制定された差に応答してかけられるデブロッキング・フィルタの強度が選択される。 制御がステップ424から機能ステップ426に進み、輝度比較に応答してプロック・ トランジションにおける第1の回素を含む複数の隣接する画薬に対して条件付きフィルタ がかけられる。最後に、制御がステップ426から終了ステップ428に進む。

[0027]

本発明の実施の形態における処理では、画像やビデオの圧縮システムにおけるデブロッキング・フィルタの計算の複雑さは、デブロッキング・フィルタを行わないことおよび/ または所定のブロックの襲界のトランジションにおける画業、またはその近傍における輝度の値の測度に適用される条件に応答して、このブロックに対するフィルタ強度を減少させることにより低減する。非常に暗いか、または、非常に明るいため、通常の人間の視覚では簡単に区別することができないような値の範囲にあるトランジションに対しては、


プロッキング・フィルタをかけることが行われないか、フィルタの強度が減少させられる。 つまり、このような領域では、デブロッキング・フィルタをかける場合、追加的な計算が必要となるであろうが、人間である視聴者が感じることのできるビデオ品質の十分な改善は得ることができないであるう。

## [0028]

好ましい実施の形態においては、輝度レベルが最小の閾値よりも小さいか、最高の閾値よりも大きい場合にはデブコッキング・フィルタがかけられない。代数的な表記によれば、画素の輝度レベルリかりくソー、または $p > V_m = x$  である( $V_m = n$  および $V_m = x$  の各々は、最小の輝度レベル関値、最大の輝度レベル関値を示け)場合には、デブコッキング・フィルタがかけられない。計算の箇略化のため、p の値は、個々の阃素に基づくようにしてもよいし、トランジションに交差する画素に対して別個に適けられるようにして、トランジションにおける各画素に対して別個に適けられるようにして、トランジションにおける全面素に対して別個に適けられるようにして、トランジションにおける全での画素が $V_m = x$  を超えているか、トランジションにおける全ての画素が $V_m = x$  を超えているか、トランジションにおける全での画素が $V_m = x$  を超えているか、トランジションにおける全での画素が $V_m = x$  を超えているか、トランジションにおける全ての画素が $V_m = x$  を超えているか、トランジションにおける全とを踏りまるようにしてもよい。

#### [0029]

【表1】



ブロック・エッジは、p。およびa。の間に位置する。

# [0030]

この実施の形態においては、この基準は、トランジションの周辺の1つの画素が以下の場合であるかを評価するだけのものである。

po>Ymin 且つ po<Ymax

基本条件およびこれらの追加の条件を満たすトランジションのみに対してフィルタがかけられる。  $Y_{min}=64$   $EY_{mex}=232$  の関値を用いることにより良い実験結果が得られた。

#### [0031]

条件付きデブロッキング・フィルタをかける際のこの新たな基準は、決定プロセスに係

わる処理の数を増加させるが、幾つかのライン・トランジションにおいてフィルタをかけないと決定した場合に計算が減らされるため、計算の複雑さが全体として低減されることになる。実験によれば、処理を減らすことにより、 視覚的品質が大幅に低下するようなことがないことが明らかになっている。

[0032]

本発明のこれらの特徴および利点、更に、その他の特徴および利点は、本明細書の開示 内容に基づいて、関連する技術分野の当業者であれば、 容易に理解することができるであ ろう。本発明の開示内容は、ハードウェア、ソフトウェア、ファームウェア、特定用途ブ ロセッサ、またはこれらを組み合わせた様々な形態で実施可能であることが理解できよう

[0033]

本発明の実施の影態は、ハードウェアとソフトウェアとを組み合わせることにより行われることが最も好ましい。更に、ソフトウェアは、プログラム記憶装置に具体的な形態に実現されたアプリケーション・プログラムとして実行されることが好ましい。アプリケーション・プログラムとして実行されることが好ましい。アプリケーション・プログラムは、かましいアーキテクチャーを有するコンピュータに対してアップレードされ、このコンピュータにより実行可能なものであってもよい。好ましくは、コンピュータは、1つ以上の中央処理装置(CPU)、ランダム・アクセス・メキリ(RAM)、入出力(I/O)インタフェースを備えるコンピュータ・プラットフォーム上で実行される。このコンピュータ・ブラットフォームは、オペレーション・システムとマイクロインストラクション・コードを更に備えるものであってもよい。本明細書において記載された様々な処理および機能は、マイクロインストラクション・コードの一部であってもむいし、アナリケーション・プログラムの一部であってもよいし、これらを組み合わせらいし、アナリケーション・プログラムの一部であってもよいし、また、CPUにより実行されるものであってもよい。更に、コンピュータ・プラットフォームには、追加のデータ記憶装置や、印刷機等、周辺機器を結合するようにしてもよい。

[0034]

要に、添付図面に描かれた構成要素としてのシステム構成要素および方法の機つかは、 好ましくはソフトウェアの形能で実行されるため、システム構成要素間、または処理機能 ブロック間の実際の結合は、本発明の実施形態のプログラムの仕方より異なるものであ ることが理解できよう。本明細書の開示内容に基づいて、関連する技術分野の当業者であ れば、本発明の構成で実施すること、また、同様の構成で実施することが可能であろう。

[0035]

添行図面を参照して例示的な実施の形態を説明したが、本発明はこのような具体的な実施の形態に限定されるものではなく、関連する技術分野の当業者であれば、このような実施の形態に対し、本発明の範囲または精神を造脱することなく、様々な変形、変更が可能であることが理解できるであろう。このような変形、変更は全て、請求の範囲に記載された本発明の範囲に含まれるように意図されたものである。

【図面の簡単な説明】

[0036]


[図1] 図1は、画素の輝度に基づく条件付きインループ・デブロッキング・フィルタを 有する偏示的なエンコーダのブロック図である。


【図2】図2は、図1のエンコーダと共に使用することができる両素の輝度に基づく条件付きインループ・デブロッキング・フィルタを有する例示的なデコーダのブロック図であった。

[図3] 図3は、面素の輝度に基づく条件付き後処理デブロッキング・フィルタを有する 例示的なデコーダのブロック図である。

【図4】図4は、本発明の原理に従った画素の輝度に基づく条件付きインループ・デブロッキング・フィルタの流れ図である。


【図2】






[図3]

【図4】





	INTERNATIONAL SEARCH REPORT	r	International app PCT/USOS/118		
IPG(7) US CL: According t B. FIBL Minimum d U.S.: Documental	SEPICATION OF SUPJECT MATTER BORN JAM 17/15/50.54 17/15/50.55 16/1	by classification sys	nbob) h documents are i		
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the rele	vant passages	Relevant to claim No.	
X Y	US 5,989,672 A (SASAKI) 28 September 1999, Figs. 1-2, elements 1-2, 17, and 55, and col. 15, lines 41-65 and col. 52, lines 1-38.  US 5,987,180 A (REITIMEIER) 16 November 1999, Fig. 4, element 420, and col. 8, lines 19-51.		13 and 16 1-12, 14-15, and 17-20 1-12, 14-15, and 17-20		
Further documents are listed in the continuation of Box C.  See patent firmily many.  ** Spend succeeds of their foresters:  ** Spend succeeds of their foresters:  ** Spend succeeds of their foresters:  ** In the content destinate the present of their state that is a principle of the spend succeeds to be a spend succeed to spend succeed to be a spend					
	decreased published prior to the interestional filling data but false: "age decreased member of the same quient family than the principle date claimed				
than the printity total claimed  Date of the actual completion of the international search. Date of mailing of the international search report					
07 DECE	MRER sons	15 DE	C 2003	· Valen	
Name and milling address of the 184/US Commission of Palents and Tredemarks Day POT Whitington, D.C. 200815 Whitington, D.C. 200815 Telephone No. (1708) 2015-20100 Telephone No. (1708) 2015-20100					

Form PCT/ISA/210 (second short) (July 1898)\*

フロントページの続き

(81) 指定国 AP (GH, GM, KE, LS, MV, MZ, SD, SL, SZ, TZ, UG, ZM, ZV), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TN), EP (AT, BE, BG, GH, CY, CZ, DE, KW, EE, ES, F1, FR, GB, GR, HM, IE, IT, ILU, MC, NL, PT, RO, SE, S1, SK, TR), OA (BF, B1, CF, GG, CI, CM, GA, GM, GQ, GF, ML, MR, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AS, BB, BG, BB, BF, CB, BF, CA, CH, CY, CO, CT, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, F1, GB, GD, CE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LE, LS, LT, LU, IV, MA, MD, MS, MK, NM, WA, MZ, NI, NO, NZ, OM, PH, HP, HP, RO, RU, SC, SS, SK, SL, TJ, TM, TN, TR, TT, TZ, VA, UG, US, UZ, VC, VN, YU, ZA, ZH, ZW

(72)発明者 ゴミラ,クリステイナ

アメリカ合衆国 ニュージャージ州 プリンストン チエストナツト・コート 25シー

(72) 発明者 ボイス,ジル マクドナルド

アメリカ合衆国 ニユージヤージ州 マナラバン ブランデイワイン・コート 3

Fターム(参考) 5C059 KK03 MA00 MA05 MC38 ME01 NN21 PP04 TA69 TC02 TC34 TC42 TD08 TD12 UA05 UA12

5J064 AA02 BA04 BA16 BB14 BC01 BC02 BC08 BC11 BC29 BD01